Chord Electronicsのデジタルオーディオ技術の中核をなす、徹底した高忠実度再生へのこだわり
デジタルアルゴリズムの専門家であるロバート・ワッツは、2001 年に発売されたChord Electronicsの記念碑的DAC製品であるDAC64のデジタル回路開発責任者として、その素晴らしいキャリアをスタートさせました。進化の激しいデジタルオーディオの技術分野にあって、DAC64 はいまなお先駆的存在として高い評価を得ています。このセクションでは、Chord Electronicsがデジタルオーディオ分野にどのように挑戦し、その成果を果たしてきたかをご紹介します。
大胆かつ革新的なアルゴリズムを実現するFPGAプログラミング技術
Chord ElectronicsのDAC 回路の中核となるのが、FPGA（フィールド・プログラマブル・ゲートアレイ）と呼ばれるプログラムが書き込まれたデバイスです。FPGAの近年の能力向上の度合いは驚異的なもので、数年前では不可能と思われていたことが、現実に可能になっています。
FPGAは、例えるなら、まさにChord Electronicsのデジタルテクノロジーを具現化する要塞といえる存在です。すべてのデジタルデバイスはロジックゲートの組み合せで構築されています。ゲートをレンガブロックに例えると、デジタルデバイスは建造物といえます。つまり、姿、形がイメージ通りに仕上がるかどうかは、回路設計者の腕にかかっているのです。レンガ＝ゲートをどう繋ぎ合わせていくかを熟知すれば、どんな論理機能も実装可能であるのが、FPGAを採用する利点といえます。
FPGA を採用することで、設計者の自由度は増し、したがって大胆かつ革新的なアルゴリズムをプログラミングすることが可能となるのです。敷地面積、容積、材料はふんだんに調達でき、理想をそのまま形にする、という設計者にとっての自由な夢が実現できるフィールド、それが FPGAです。
実際のところ、Chordのモバイルオーディオ製品のデジタル回路はS/PDIF入力、S/PDIFデコーディング、デジタルPLL 、RAMバッファ、WTAフィルタリング、そしてパルスアレイDAC回路にいたるまで、すべてFPGAのプログラミングにより制御されています。そして、それらのブロックはゲートレベルで最高のパフォーマンスを発揮するよう設計されているのです。
究極の時間軸情報を再現するWTA（Watts Transient Aligned）フィルター
Chord Electronicsのデジタル回路設計を特長づけているのは、ロバート･ワッツ自らの名を冠したWTA（Watts Transient Aligned）フィルターです。ロバート･ワッツはこのフィルター・アルゴリズムの研究に 30 年以上費やしてきました。WTAフィルターを理解すると、なぜサンプリングレートが高い方が音が好ましいのか、という質問への答えが導きだされます。
デジタル・レコーディングの世界では96kHzで録ったほうが44.1kHzで録るより原音に忠実であるということは論理的帰結でもありますが、どのような理由で音が良くなるのかというテーマについては諸説あります。一説には、高い帯域まで記録することが可能になったことで実際には聞えないにせよ情報量が増えるからだ、という見解もあるようですが、本当にそうでしょうか。
人間の耳は768kHzで録音した方が384kHzのそれより音が好ましいと認識でき、仮にそれがメガヘルツ帯域まで上がっても、音質に差異を認める能力を持っています。そのような超高域には楽器の信号は存在せず、そこまで録れるマイクロフォンもなければ再生できるアンプやスピーカーもないにも関わらず、です。
ここから推論できることとして、音質向上は、周波数帯域の拡大により可聴帯域外の音信が加わるからではなく、むしろ可聴帯域内に何らかの変化がもたらされたからだと考えるのが論理的帰結ではないか、というのがロバート・ワッツの考え方の出発点でした。
ロバート・ワッツは、サンプリングレートが高いほうが音質的に有利である理由について、トランジェント（音の立ち上がり）のタイミング精度が上がるからだと考えています。
録音のサンプルレートが高いほど好ましい、という根拠は、人間の脳は左右の両耳を使って音の位相をマイクロセカンドレベルで聞き分けられる、という実験結果にあります。現実に、高域音源がどこから発せられているのか、わずかな位相差によって聞き分ける能力が人間には授けられているのです。したがって、単純にいえば、究極の録音システムのサンプリングレートは1MHz程度の性能をもつべき、という結論が導き出されます。
ただし、別のアプローチも可能です。44.1kHzというロスレスレベルのサンプルレートであっても 、FIRフィルターが無限の長さのタップ長を持っていれば同等のパフォーマンスを得ることができます。とはいえ、いわゆる「サンプリング定理」は宇宙の誕生から絶滅まで、つまり永遠という時間軸にたって壁を建てるようなこととして立証されており、現実世界では実現不可能な理想論であることも事実です。
現在入手可能な汎用タイプのDACチップに内蔵されているフィルターは、比較的短いタップ長（256+タップ程）しかもたないため、トランジェントのタイミングエラーを増大させる傾向にあります。タップ長を1024、2048 と大きくしていくとトランジェントのタイミングエラーは減少し、エラーがいかに音質に影響しているかを聴覚で確認することができます。タップ長の増大とともに、よりスムーズで定位が良好なものとなり、奥行きはずっと深まり、精度の高い音場が現れてくるのです。
理想の実現は難しくとも、現実的方法として、単にタップ長を大きくするだけではなく、トランジェントのタイミングエラーを最小に抑えるフィルターを開発することで、相乗的に音質向上に貢献することができます。それが、WTAフィルターです。WTAフィルターは、一旦データをFPGAに取り込んだうえで、本来A/D変換時に取り込まれたであろう元のアナログの波形を類推して補間することで、デジタル化される前のアナログの波形を逆算して再現する手法を採用しています。この処理の細かさをタップ長という単位で表現します。
ロバート・ワッツは、仮に 256 タップであっても、このフィルターを使うことで改善されることを確認しています。DAC64では1024タップに WTAフィルターを採用しましたが、Hugo 2に搭載されているカスタム仕様のXilinx（ザイリンクス）社製Artix 7(XC7A15T) は 45コア／208MHzという強力な処理能力を有しており、タップ長は49152にも及んでいます。
FPGAの処理性能の飛躍的進化に合致すべくWTAフィルター自体の最適化も都度要求され、新製品の開発の度にとめどない試行錯誤と試聴テストを繰り返さねばなりません。しかし、それは非常にエキサイティングな過程であって、ロバート・ワッツ自身、一聴して歴然たる結果を獲得したと確信しています。
徹底したノイズ除去を行うパルスアレイDAC
ロバート・ワッツが開発した、WTAフィルターに並ぶのもうひとつの核「パルスアレイDAC」というメソッドは、特にノイズシェイパー構築において大きな変革をもたらしました。パルスアレイDACとは、他の多くの製品がそうであるように、デルタシグマ型DACの一種であり、ノイズシェーパーと出力トランケーターを必要とします。
ノイズシェーパーとは、再生周波数帯域に乗ってくるノイズをインテグレーターを使って除去する役割を持つ機能です。インテグレーターの数がノイズシェイパーの次数を決定しますが、ノイズシェーパーが帯域内の歪みやノイズを除去するのにすばらしい仕事をしたとしても、超高域においてはそのパフォーマンスはどうしても劣ります。したがって、超高域ノイズや歪みは、必然的にアナログ回路でフィルタリングされる必要があります。さもなければ、このノイズはプリアンプやパワーアンプを通過する時に再生帯域内の歪みとして戻ってきてしまいます。
デジタルオーディオデータを再生したときに、あなたが高域の硬い感じや細かくざらついたような印象を感じたことがあれば、その正体は超高域ノイズや歪みです。ロバート・ワッツはこのようなノイズを効率よく除去するノイズシェイパーを開発しました。
Hugo 2に採用されているパルスアレイは11次カーブのノイズシェイパーを採用しており、44.1kHzのサンプリング周波数による入力ソースに対し、2048回のオーバーサンプリングとデジタルフィルタリングを行い、デジタルドメインでの完璧なノイズシェーピングを施すことで、アナログドメインにおけるパフォーマンスを最高のものとすることを約束しています。
出力トランケーターとは、高精度信号を切り詰めて D/Aコンバーターの出力段に期待される精度に切り詰める作業をする機能です。この「作業」はノイズを起因し、歪みを発生させる要因となっているため、各社様々な工夫をしています。パルスアレイDACにおいては、フリップフロップ回路と抵抗により構成されるエレメントを複数、並列的に動作させる独自の機構を採用しており、これをパルスアレイ・エレメントと呼称しています。Hugo 2の場合、チャンネルあたり10個のパルスアレイ・エレメントを使用しています。
入念なデータジッター対策
音質重視の DAC 設計における課題としてデータジッターの問題があります。アナログ方式のフェイズ・ロック・ループ（PLL）回路によってレファレンスクロックに同期させるDACでは、レファレンスクロック信号と SPDIFに同梱されているクロックデータとが確実に同期することが前提ですが、このPLL回路はランダムなジッターを発生させ、アナログに変換された後に悪影響を及ぼすことで知られています。
DAC64では、この問題に対して、ジッターの少ないローカルクォーツを内蔵し、RAMバッファを使って解決することを試みました。しかし、映像ソースの場合、バッファをオンにすると映像と音声がずれてしまうため、今日的なDACの利用法を考えるともはや現実的な選択肢とはいえません。他方で、データジッターが低い場合はデジタル S/PDIFデコーダーとデュアルPLLを使うことで、100％完全にジッターを除去はできないものの、かなり低減することができます。
そこで、Chord Electronicsのモバイル製品では、データジッターを完全に除去するために、新たにデジタル PLL回路を設計しました。ワードクロックは115MHzを原発振とした非常に低ジッターのクロックから生成されます。これはワードクロックに対して 64000倍の原発振を収束させたもので、クロック精度は27ビットの精度を持ちます。これにより、データジッターは完璧に除去され、残るはマスタークロックが発するランダムなジッターだけとなります。しかし、このランダムジッターはクロックの精度を考慮すれば3pS cycle to cycle以下という微小なレベルですので、現実的に音質への影響は皆無です。この性能はDAC64で採用したRAMバッファの最大設定に匹敵するパフォーマンスを実現しています。